Neuromorphic Chip : Present and Future

■ 뉴로모픽칩은 학습기반의 인공지능에 최적화된 하드웨어로 제4차산업혁명을 가속화할 잠재성이 높음
■ 특히 뉴로모픽칩을 활용하는 SW기술이 수반돼야 할 필요성 존재

■ A neuromorphic chip, optimized hardware for learning mechanism of artificial intelligence, has high
potential to accelerate the forth industrial revolution
■ SW technology will be needed to fully utilize neuromophic chip

 

뉴로모픽칩의 부상

● 현대 컴퓨터 연산처리장치는 지난 70년간 지수적으로 성능이 발전했지만 공정상의 물리적 한계로 수년이내 정체기 예상
   - 무어의 법칙은 반도체 직접회로의 성능이 약 18개월 마다 2배로 증가한다는 법칙으로 지난 70년간 연산처리 장치의 성능 발전을 설명
   - 비용적인 측면에서도 역시 무어의 법칙이 적용됐으나, 20nm 공정부터는 게이트당 비용이 감소되지 않고 정체

<그림 1> 연산처리장치의 게이트 비용 트렌드

<그림 1> 연산처리장치의 게이트 비용 트렌드

※ 자료 : FD SOI Benefits Rise at 14nm, EE Times (2016.06.13.) http://www.eetimes.com/author.as
p?doc_id=1329887

   - 현대 연산처리장치에 탑재된 트랜지스터는 10 ~ 14nm 공정이나, 10nm 미만의 기술은 양자 터널링*이라는 물리적 한계에 봉착할 가능성이 높음
      * 양자 터널링(Quantum Tunneling) : 트랜지스터의 크기가 작아지면 전자가 지정된 경로로 이동하지 않고 바로 통과 하는 현상 (트랜지스터 기능 상실)


● 폰 노이만 기반의 연산처리장치는 계산-메모리전송 성능의 불균형으로 알고리즘의 특성에 성능이 의존하는 경향이 크고, 소비하는 전력도 증가
   - 폰 노이만 구조는 주메모리에 정보를 저장하고, 이 정보를 연산처리장치의 캐시메모리를 통해 레지스터로 전송하고 논리연산장치가 계산

<그림 2> 폰 노이만 연산처리장치의 개념도

<그림 2> 폰 노이만 연산처리장치의 개념도

※ 자료 : Von Neumann Architecture, Wikipedia. https://en.wikipedia.org/wiki/Von_Neumann_architecture

   - 현대 연산처리장치는 계산성능(클럭스피드)이 메모리전송 속도보다 월등히 빠르므로, 이 불균형으로 인해 최적의 성능을 달성하기 어려움


● 폰 노이만 구조의 성능 발전의 정체기가 가시화됨에 따라, 차세대 컴퓨팅에 대한 기술적 수요가 재조명

   - 그 중 뉴로모픽칩은 인간의 뇌를 모사한 연산처리장치로 인간의 지능적 행동인 학습기능에 중점을 둔 하드웨어
   - 뉴로모픽칩의 장점은 폰 노이만 구조 대비 전력 소비가 적고, 학습형 인공지능 기술인 딥러닝에 최적화되어 있음
   - 그러나 현대 컴퓨터를 대체할 수 있는 범용성은 낮고, 뉴로모픽칩을 활용하기 위한 프로그래밍 환경, 알고리즘 개발 등은 여전히 숙제로 존재

 

뉴로모픽칩의 현황

● IBM : 미국방위고등연구계획국(DARPA)의 지능형 컴퓨터 개발 과제인 시냅스(SyNAPSE)에 참여하여 양산
가능한 뉴로모픽칩 TrueNorth 개발

- 매니코어기반의 연산처리장치가 4,096개 탑재되어 있고 각 장치마다 256개의 인공뉴런으로 이루어져 있으며, 각 인공뉴런은 다시 256개의 프로그래밍 가능한 시냅스로 구성
* 따라서 TrueNorth는 약 2.6억 개의 인공신경세포로 구성. 인간의 뇌는 약 1,000억 개의 신경세포로 구성 된다는 점에서 볼 때 두뇌의 약 0.2%가 구현

<그림 3> IBM TrueNorth

<그림 3> IBM TrueNorth

※ 자료: TrueNorth, Wikipedia, https://en.wikipedia.org/wiki/TrueNorth

   - TrueNorth는 폰 노이만 구조의 본질적인 메모리 전송 장벽문제를 피하고, 약 70 밀리와트*의 전력을 소비
      * 일반 연산처리장치의 약 1/10,000 수준
   - 지난 2016년 10월 TrueNorth를 활용하여 이미지 인식의 방법론으로 잘 알려진 합성곱신경망(Convo lutional Neural Network)을 구현한 논문을 발표
      * 여러 종류의 이미지데이터에 대한 성능 검증과 저전력 소비 증명

 

● Qualcomm : 뇌와 같이 학습하는 연산처리장치 제로스(Zeroth) 공개

- 기존 연산처리장치와 역할을 분담하여 학습하고 인식하는 연산처리를 전담하는 기능 수행
- 뇌 신경 세포에 특정 전압을 가하면 신호가 생성되는 뇌의 메커니즘을 수학적 모델로 구현하고, 이를 제로스 연산처리장치에 적용

 

● Intel : 세계 최대의 연산처리장치 생산 기업인 Intel은 2012년 뉴로모픽 HW 구성에 대한 연구를 선행연구 수행했고, 최근 인지 컴퓨팅(Cognitive Computing)을 강조하면서 뉴로모픽칩 개발을 시사

 

● 국내 현황 : 우리나라는 반도체 생산기업인 삼성전자와 SK하이닉스를 위주로 뉴로모픽칩 연구에 투자 진행

- 삼성전자는 인간의 뇌를 모사한 반도체 소자개발, 뇌 과학을 반도체에 적용하는 뇌지도 연구, 연산처리장치와 메모리를 융합하는 연구를 수행
- SK하이닉스는 스탠퍼드 대학과 협력연구를 체결하여, 뉴로모픽칩 반도체 소자 개발을 위한 강유전체 기술을 활용 (2016.10.13.)

 

결론

● 뉴로모픽칩은 현대의 연산처리장치 한계를 극복할 수 있는 차세대 컴퓨팅 기술로 가치가 있을 뿐 아니라 최근 각광받는 인공지능 기술과 밀접한 관련이 있음

● 국내 기업들도 뉴로모픽칩에 대한 잠재성을 인지하고 적극적인 투자에 나서고 있으므로, 원천기술 확보를 위한 연구개발 지원이 필요한 시점

● HW 자체의 개발도 중요하지만 이를 많은 사람들이 쉽게 사용할 수 있는 운영체계와 프로그래밍을 위한 언어, SW 개발 환경 등 역시 기술의 확산을 위해 필요한 과제

 

 

뉴로모픽칩 월간SW중심사회2017년3월