A neuromorphic chip, optimized hardware for learning mechanism of artificial intelligence, has high potential to accelerate the forth industrial revolution
SW technology will be needed to fully utilize neuromophic chip
뉴로모픽칩의 부상
현대 컴퓨터 연산처리장치는 지난 70년간 지수적으로 성능이 발전했지만 공정상의 물리적 한계로 수년이내 정체기 예상
무어의 법칙은 반도체 직접회로의 성능이 약 18개월 마다 2배로 증가한다는 법칙으로 지난 70년간 연산처리 장치의 성능 발전을 설명
비용적인 측면에서도 역시 무어의 법칙이 적용됐으나, 20nm 공정부터는 게이트당 비용이 감소되지 않고 정체
그림 1 연산처리장치의 게이트 비용 트렌드
자료 : FD SOI Benefits Rise at 14nm, EE Times (2016.06.13.) http://www.eetimes.com/author.as p?doc_id=1329887
현대 연산처리장치에 탑재된 트랜지스터는 10 ~ 14nm 공정이나, 10nm 미만의 기술은 양자 터널링*이라는 물리적 한계에 봉착할 가능성이 높음
* 양자 터널링(Quantum Tunneling) : 트랜지스터의 크기가 작아지면 전자가 지정된 경로로 이동하지 않고 바로 통과 하는 현상 (트랜지스터 기능 상실)
폰 노이만 기반의 연산처리장치는 계산-메모리전송 성능의 불균형으로 알고리즘의 특성에 성능이 의존하는 경향이 크고, 소비하는 전력도 증가
폰 노이만 구조는 주메모리에 정보를 저장하고, 이 정보를 연산처리장치의 캐시메모리를 통해 레지스터로 전송하고 논리연산장치가 계산
그림 2 폰 노이만 연산처리장치의 개념도
자료 : Von Neumann Architecture, Wikipedia. https://en.wikipedia.org/wiki/Von_Neumann_architecture
현대 연산처리장치는 계산성능(클럭스피드)이 메모리전송 속도보다 월등히 빠르므로, 이 불균형으로 인해 최적의 성능을 달성하기 어려움
폰 노이만 구조의 성능 발전의 정체기가 가시화됨에 따라, 차세대 컴퓨팅에 대한 기술적 수요가 재조명
그 중 뉴로모픽칩은 인간의 뇌를 모사한 연산처리장치로 인간의 지능적 행동인 학습기능에 중점을 둔 하드웨어
뉴로모픽칩의 장점은 폰 노이만 구조 대비 전력 소비가 적고, 학습형 인공지능 기술인 딥러닝에 최적화되어 있음
그러나 현대 컴퓨터를 대체할 수 있는 범용성은 낮고, 뉴로모픽칩을 활용하기 위한 프로그래밍 환경, 알고리즘 개발 등은 여전히 숙제로 존재
뉴로모픽칩의 현황
IBM : 미국방위고등연구계획국(DARPA)의 지능형 컴퓨터 개발 과제인 시냅스(SyNAPSE)에 참여하여 양산 가능한 뉴로모픽칩 TrueNorth 개발
매니코어기반의 연산처리장치가 4,096개 탑재되어 있고 각 장치마다 256개의 인공뉴런으로 이루어져 있으며, 각 인공뉴런은 다시 256개의 프로그래밍 가능한 시냅스로 구성
따라서 TrueNorth는 약 2.6억 개의 인공신경세포로 구성. 인간의 뇌는 약 1,000억 개의 신경세포로 구성 된다는 점에서 볼 때 두뇌의 약 0.2%가 구현
